FPGA Intel® Cyclone® 10 LP

Al basarse en un proceso de 60 nm de consumo de energía optimizado, los FPGA Cyclone 10 LP de Intel amplían el liderazgo de bajo consumo de la generación anterior FPGA Cyclone V. Los dispositivos de última generación reducen la potencia estática central en 50 por ciento como máximo en comparación con las generaciones anteriores. Todos los FPGA Cyclone 10 LP de Intel requieren sólo dos fuentes de alimentación base para la operación para simplificar la red de distribución de energía y ahorrar los gastos de la placa, el espacio en la placa y el tiempo de diseño. La flexibilidad de FPGA Cyclone 10 LP de Intel permite al usuario diseñar un dispositivo más pequeño y más asequible disminuyendo el costo total del sistema.

El mar de puertas de tela básico lógico y de enrutamiento está rodeado en cada lado por elementos de E/S con un lazo de seguimiento de fase (PLL) en cada esquina. Los bloques de memoria embebidos (M9K) y los bloques multiplicadores de 18 bit x 18 bit están dispuestos en columnas verticales. La arquitectura también incluye interconexión muy eficiente y redes de reloj de sesgo bajo, por lo que proporciona conectividad entre las estructuras lógicas de las señales de reloj y datos.